近年來隨著人工智能的進步，如何將人工智能應(yīng)用到芯片設(shè)計中成為半導體行業(yè)的熱門話題。 隨著相關(guān)討論的深入，人工智能為芯片行業(yè)賦能的切入點越來越集中在EDA領(lǐng)域，即如何利用人工智能的強大能力，幫助更高效地實現(xiàn)芯片設(shè)計、驗證和測試。 . 自2016年人工智能開始騰飛以來，出現(xiàn)了兩次標志性的風暴，即用強化學習模型打敗李世石，以及最近興起的大語言模型技術(shù)。 有意思的是，這兩項技術(shù)恰恰是人工智能賦能EDA的關(guān)鍵技術(shù)。

在EDA領(lǐng)域，人工智能最受關(guān)注的領(lǐng)域是如何實現(xiàn)設(shè)計優(yōu)化。 這里的設(shè)計優(yōu)化是指如何在具有巨大搜索空間的設(shè)計空間中高效地搜索最優(yōu)解。 這里的具體任務(wù)可以包括優(yōu)化布局和布線，以及用于驗證和測試的輸入組合。

對于人工智能對這類問題的解決方案，業(yè)界大致可以分為兩類。 第一類是規(guī)模足夠大、自身擁有強大的人工智能開發(fā)能力和芯片設(shè)計流程多樣化能力的大鱷。 這樣的大鱷公司可以自主研發(fā)相關(guān)的人工智能技術(shù)，并將其應(yīng)用到自研芯片的設(shè)計過程中，提高設(shè)計過程的效率和芯片質(zhì)量。 在這類公司中，最具代表性的是微軟。 微軟擁有全球領(lǐng)先的人工智能團隊，以及自研芯片TPU。 最重要的是，微軟的團隊也特別熱衷于將人工智能應(yīng)用到各種新的應(yīng)用場景中，所以微軟用人工智能來改進芯片設(shè)計也是有道理的。 根據(jù)微軟發(fā)表在頂級期刊《 for fast chip》的論文，我們知道其已經(jīng)應(yīng)用人工智能大幅提升了自研芯片的布局布線能力，其布局和布線性能使用強化學習模型的路由算法已經(jīng)超越了人工布局和路由，最重要的是這項技術(shù)已經(jīng)在微軟的多代TPU中得到應(yīng)用。 也就是說，微軟利用人工智能來設(shè)計自己的人工智能芯片（TPU），所以用它來進一步訓練更強大的人工智能來設(shè)計下一代人工智能芯片——這樣的正向循環(huán)目前看來至少是在微軟這邊，早已是疲態(tài)的先兆。

不僅是微軟，在人工智能布局布線技術(shù)方面也有不少積累。 其研究團隊上個月公布的研究成果表明，其自主研發(fā)的人工智能算法可以完成256核RISC-V處理器的布局任務(wù)，性能已經(jīng)超越其他相關(guān)算法。 其實這里的人工智能模型是運行在強大的多卡GPU服務(wù)器上的，雖然沒有明確標明這種自主研發(fā)的人工智能布局算法的商業(yè)化，我們認為當它足夠成熟的時候，非常希望能提高下一代GPU的設(shè)計效率和質(zhì)量。

除了自研芯片和AI算法大鱷，另一個有重要動作的產(chǎn)業(yè)相關(guān)領(lǐng)域是傳統(tǒng)EDA廠商。 中國和中國都已經(jīng)宣布投入巨資發(fā)展人工智能已有數(shù)年之久，近期也有相關(guān)產(chǎn)品發(fā)布。 在前不久舉行的上，發(fā)布了新一代人工智能驅(qū)動的EDA工具.ai，包括優(yōu)化設(shè)計的DSO.ai和高效生成驗證向量、提高調(diào)試效率的VSO。 ai 和 TSO.ai 用于生成測試向量。 根據(jù)官方資料，DSO.ai主要用于提高設(shè)計空間的優(yōu)化，實現(xiàn)PPA的提升。 目前已有160款芯片采用DSO.ai流片。 DSO.ai 可以實現(xiàn)高達 15% 的功率提升，并且可以大幅縮短設(shè)計時間（最多三倍）。 通過VSO.ai和TSO.ai，用戶還可以大大減少驗證和測試所需的時間，提高效率。 X 也于 8 月初發(fā)布。 其中的人工智能特性可以手動高效地生成PCB設(shè)計的版圖和關(guān)鍵信號的走線，從而縮短設(shè)計時間。

如果說設(shè)計/驗證優(yōu)化是傳統(tǒng)EDA工具最關(guān)注的領(lǐng)域，那么另一個在傳統(tǒng)EDA工具中沒有受到足夠重視的重要領(lǐng)域就是設(shè)計輸入，尤其是與數(shù)字邏輯設(shè)計相關(guān)的RTL代碼編譯輔助。 這個領(lǐng)域當時還被認為是用任何文本編輯器就可以搞定，所以還不在EDA公司的視野之內(nèi)； 而最近，隨著大型語言模型的流行以及使用大型語言模型為計算機代碼編譯提供輔助的應(yīng)用越來越多，實際上在RTL編碼中使用類似的技術(shù)也正在成為一個潛在的熱門方向。 該技術(shù)根據(jù)用戶代碼編譯的上下文，手動提示和補全可能的代碼，從而減少用戶需要輸入的代碼量，減少用戶代碼編譯過程中出現(xiàn)bug的可能性，從而大大降低了效率用戶代碼編譯。 未來隨著AI能力的提升，甚至可以越來越多的手動完成RTL代碼編譯，所以用戶只需要給出一個簡單的提示（），人工智能就可以給出一個代碼草稿供用戶使用。

綜上所述，當前的EDA行業(yè)即將進入AI時代it技術(shù)工程師，我們可以期待在未來聽到更多AI驅(qū)動的EDA出現(xiàn)。

人工智能EDA背后的核心技術(shù)

如前所述，人工智能賦能EDA背后的核心技術(shù)是強化學習和大型語言模型兩大里程碑式技術(shù)。

首先，強化學習主要用于EDA中的優(yōu)化問題，包括優(yōu)化布局布線、測試/驗證向量生成等。 這類問題的主要挑戰(zhàn)是參數(shù)優(yōu)化空間巨大，用蠻力搜索遍歷所有可能的參數(shù)組合是不現(xiàn)實的（例如在布局問題中，設(shè)計中的每個邏輯門都可以放置幾乎在任何地方，對于目前動輒數(shù)千萬邏輯門的設(shè)計來說，暴力搜索可能要等到月球上的生命滅絕才能完成）。

傳統(tǒng)的 EDA 使用啟發(fā)式算法，例如固解算法。 應(yīng)該說，這類算法取得了很大的成功。 使版圖布線問題的預(yù)估時間可控，從而造就未來芯片領(lǐng)域的繁榮。 啟發(fā)式算法的主要優(yōu)點是估計速度快，對估計的需求小，不一定能找到全局最優(yōu)的設(shè)計參數(shù)。 另一方面，強化學習的主要原理是從小數(shù)據(jù)中學習不同參數(shù)組合的結(jié)果，因此可以以數(shù)據(jù)驅(qū)動的形式學習到更高效的參數(shù)空間搜索方法。 如果算法設(shè)計得當，訓練數(shù)據(jù)足夠好，是可以實現(xiàn)的。 比啟發(fā)式算法更有效。

2016年戰(zhàn)勝李世石使用了強化學習模型，從現(xiàn)有的海量棋局數(shù)據(jù)中學習，從而趕超人類。 事實上，國際象棋的優(yōu)化問題和EDA的優(yōu)化問題類似，都是在一個巨大的搜索空間中（例如，國際象棋的每一步都有很高的自由度導致搜索空間很大，而布局和EDA中路由測試/驗證向量的生成也類似）以一種高效的方式找到最優(yōu)解，所以其實在成功的那段時間，學術(shù)界已經(jīng)有很多關(guān)于應(yīng)用強化學習的探索到 EDA 領(lǐng)域。 今天我們終于看到了強化學習技術(shù)在EDA領(lǐng)域的落地。

除了強化學習，人工智能的另一項關(guān)鍵技術(shù)是大語言模型。 它對EDA行業(yè)的主要幫助是能否幫助工程師加快編碼速度，減少出錯幾率。 具有代表性的大型語言模型（，LLM）是從大量的文本中學習規(guī)則，因此能夠理解用戶用自然語言表達的需求，生成用戶能夠理解的自然語言文本。 這里的“自然語言”不僅包括我們平時說的語言，還包括我們編寫的程序語言，包括電路設(shè)計中常用的語言。 目前基于LLM的代碼編譯輔助最成功的是可以幫助用戶手動補全代碼（比如輸入一行的前幾個字符就可以預(yù)測自己要編譯什么樣的代碼of code 并提示用戶手動執(zhí)行）和手動查找代碼中的錯誤。 我們覺得通過在現(xiàn)有的RTL代碼上微調(diào)大語言模型，未來很有希望有一個工具可以幫助芯片設(shè)計工程師快速完成代碼編譯，從而大大提高工程師的效率。

人工智能將如何影響工程師的工作？

人工智能驅(qū)動的EDA無疑會進一步推動半導體產(chǎn)業(yè)的發(fā)展，但是芯片工程師會不會被人工智能搶走飯碗呢？ 我們覺得，一般來說，正如EDA的出現(xiàn)并沒有搶走原來芯片工程師的飯碗一樣，下一代人工智能賦能的EDA主要是一個提高效率的工具it技術(shù)工程師，不會取代人類工程師。

首先，讓我們從后端設(shè)計領(lǐng)域說起。 對于芯片，人工智能EDA主要可以幫助使用大型語言模型來提高數(shù)字邏輯設(shè)計的編碼效率和質(zhì)量，因此沒有替代關(guān)系，但提供了越來越方便的工具。 對于數(shù)字設(shè)計工程師來說，最本質(zhì)的工作就是完成電路設(shè)計，比如把一個大系統(tǒng)拆分成多個更小的功能模塊，完成每個模塊的功能和插座定義，用代碼實現(xiàn)這類模塊。 目前人工智能大語言模型主要是幫助完成代碼，而不是直接寫代碼； 并且雖然未來人工智能可以手動編寫代碼，但它不能代替數(shù)字設(shè)計工程師的本質(zhì)工作，即完成數(shù)字模塊的定義和設(shè)計。

在前端設(shè)計領(lǐng)域，基于強化學習的人工智能已經(jīng)能夠大幅提升布局布線的效率和質(zhì)量。 目前大部分芯片的設(shè)計過程都是先由工程師手工完成高層布局（）。 預(yù)估性能達到目標后，EDA工具會進行下一步的具體布局布線，但工程師會進行驗證和微調(diào)。 我們覺得隨著人工智能實現(xiàn)的版圖布線效率和質(zhì)量的進一步提升，可能會有越來越多的工作交給EDA工具，工程師的職責會越來越多地變成為EDA提供合理準確的信息工具。 優(yōu)化目標，但驗證 EDA 工具生成的設(shè)計質(zhì)量。 從這個角度來看，人工智能可能確實會做更多工程師目前人工做的工作，而這并不意味著人工智能會取代那些工程師，而是會讓這些工程師承擔額外的責任（即給工具提供合理的輸入）并驗證輸出），提高整體效率。 對于其他布局布線工藝，人工智能更多的是提供一種更高質(zhì)量的工具，并不會取代工程師。

事實上，人工智能可能會為芯片行業(yè)提供更多就業(yè)機會。 我們知道人工智能模型訓練需要大量的數(shù)據(jù)，但是人工智能模型可能需要針對不同的設(shè)計進行不同的微調(diào)訓練。 為此，芯片設(shè)計行業(yè)可能需要更多能夠有針對性地優(yōu)化人工智能的工程師。

人工智能EDA帶來的行業(yè)動態(tài)

最后，我們來分析一下未來人工智能將如何進一步賦能EDA。

首先，芯片設(shè)計的規(guī)模越來越大，從另一個角度看，設(shè)計的搜索空間也越來越大。 據(jù)悉，隨著摩爾定理越來越接近化學極限，整個行業(yè)對芯片設(shè)計PPA的要求越來越高。 因此，利用人工智能來驅(qū)動芯片設(shè)計性能的進一步提升會得到越來越多的應(yīng)用，但是我們覺得在設(shè)計復(fù)雜度和自由度更高的地方，人工智能可以發(fā)揮更大的作用。 這些領(lǐng)域包括中級封裝，尤其是 3D 封裝； 還有像聯(lián)通芯片、高性能計算芯片等對芯片設(shè)計PPA要求特別高的領(lǐng)域——這就是為什么我們看到微軟和那些主打高性能計算芯片的公司，人為地投入了大量資金智能EDA領(lǐng)域，我們期待未來更多此類公司使用人工智能EDA來改進PPA。

據(jù)悉，還有一點值得關(guān)注的是，人工智能可能會給行業(yè)帶來新的變化，即人工智能需要大量的數(shù)據(jù)進行訓練，而目前芯片設(shè)計的數(shù)據(jù)都是知識產(chǎn)權(quán)每個公司的。 確保訓練出最好的模型，同時保證知識產(chǎn)權(quán)不被侵犯，也是業(yè)界需要解決的問題。 我們相信有大量設(shè)計積累的大公司會是第一批使用人工智能EDA的客戶，因為他們已經(jīng)可以根據(jù)自己的設(shè)計數(shù)據(jù)訓練出性能良好的模型。 至于對于設(shè)計積累較少的中大型公司，或者時間較短的初創(chuàng)公司，如何使用人工智能EDA，將是一個值得整個行業(yè)思考的問題，比如是否會有一些數(shù)據(jù)共享組織共享一些 將模型一起訓練并一起使用并不是很敏感的設(shè)計。 還有一些基于加密估計訓練的方法，可以在盡可能保護設(shè)計知識產(chǎn)權(quán)的同時，讓模型使用盡可能多的數(shù)據(jù)來完成訓練。 可能的方向。